A/D CONVERSION CIRCUIT AND SOLID IMAGING DEVICE

Publication number: 12002261613

Publication date:

2002-09-13

Inventor:

FUJITA KAZUKI; MIZUNO SEIICHIRO

Applicant:

HAMAMATSU PHOTONICS KK

Classification:
- international:

H03M1/38; H03M1/68; H04N5/335; H03M1/46;

H03M1/80; H03M1/38; H03M1/68; H04N5/335;

H03M1/74; (IPC1-7): H03M1/38; H04N5/335

- European:

H03M1/68; H04N5/335

Application number: JP20010052693 20010227 Priority number(s): JP20010052693 20010227

Also published as:

EP1365514 (A1) WO02073808 (A1) US6819281 (B2) US2004070531 (A1)


EP1365514 (B1)

more >>

Report a data error here

Abstract of JP2002261613

PROBLEM TO BE SOLVED: To provide an A/D conversion circuit capable of easily realizing high speed and high precision in a small occupation area. SOLUTION: The A/D conversion circuit 20 includes a coupling capacity element C201, a feedback capacity element C202, a switch element SW202, an amplifier 201, a comparative part 202, a capacity control part 203, and variable capacity parts 210, 220 and 230. The variable capacity part 210 includes capacity elements C211 -C214, and switch elements SW211 -SW214. One end of the capacity elements C211 -C214 is connected to the inversion input terminal of the amplifier 201, the other end is connected to any one of a reference voltage value Vref1 and a reference voltage value Vcom through the switch elements SW211 -SW214.



Data supplied from the esp@cenet database - Worldwide



(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-261613 (P2002-261613A)

(43)公開日 平成14年9月13日(2002.9.13)

(51) Int.Cl.⁷

識別記号

F I H O 3 M 1/38

テーマコート*(参考) 5 C O 2 4

H 0 3 M 1/38 H 0 4 N 5/335

H 0 4 N 5/335

Z 5J022

審査請求 未請求 請求項の数4 OL (全 15 頁)

(21) 出願番号 特願2001-52693(P2001-52693) (22) 出願日 平成13年2月27日(2001.2.27)

(71)出願人 000236436

浜松ホトニクス株式会社

静岡県浜松市市野町1126番地の1

(72)発明者 藤田 一樹

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(72)発明者 水野 誠一郎

静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内

(74)代理人 100088155

弁理士 長谷川 芳樹 (外3名)

最終頁に続く


(54) 【発明の名称】 A/D変換回路および固体撮像装置

(57)【要約】

【課題】 小さい占有面積で高速化および高精度化の双方を容易に実現することができる A / D 変換回路を提供する。

【解決手段】 A/D変換回路20は、結合容量素子C201、帰還容量素子C202、スイッチ素子SW202、アンプ201、比較部202、容量制御部203、可変容量部210,220および230を含む。可変容量部210は、容量素子C211~C214 およびスイッチ素子SW211~SW214を含む。容量素子C211~C214は、一端がアンプ201の反転入力端子と接続され、他端がスイッチ素子SW211~SW214を介して参照電圧値Vref1 および基準電圧値Vcom の何れかと接続される。





2

【特許請求の範囲】

【請求項1】 入力端に入力したアナログ値をデジタル値に変換し、そのデジタル値を出力端より出力する A / D変換回路であって、

1

第1入力端子、第2入力端子および出力端子を有し、前記第1入力端子が結合容量素子を介して前記入力端に接続され、前記第2入力端子に基準電圧値Vcom を入力するアンプと、

前記アンプの前記第1入力端子と前記出力端子との間に 設けられた帰還容量素子と、

前記アンプの前記第1入力端子と前記出力端子との間に 設けられたスイッチ素子と、

前記アンプの前記第 1 入力端子に各々の一端が接続され容量値が異なる N_n 個の容量素子と、前記 N_n 個の容量素子とれぞれの他端に入力する電圧値を前記基準電圧値 $V_{\text{cef},n,1}$ $\sim V_{\text{ref},n,n}$ の何れかに切り替える電圧値切替手段と、を各々有するM 個の可変容量部と($M \ge 1$ 、 $N_n \ge 1$ 、 $P_n \ge 1$ 、 $1 \le m$ $\le M$ 、ただし、 $M = P_1 = 1$ の場合を除く)、

前記アンプの前記出力端子から出力された電圧値と前記 20 基準電圧値 V com とを大小比較し、その比較結果を示す 信号を出力する比較部と、

前記M個の可変容量部それぞれの前記電圧値切替手段に おける切替動作を制御するとともに、前記M個の可変容 量部それぞれの前記電圧値切替手段における切替状況お よび前記比較部から出力された信号に基づいて、デジタ ル値を前記出力端へ出力する容量制御部と、

を備えることを特徴とするA/D変換回路。

【請求項2】 Mが1であり、N₁およびP₁それぞれが 複数である、ことを特徴とする請求項1記載のA/D変 30 換回路。

【請求項3】 Mおよび N_1 それぞれが1であり、 P_1 が複数である、ことを特徴とする請求項1記載のA/D変換回路。

【請求項4】 入射光強度に応じた値の電流信号を出力する光検出索子と、

前記光検出素子から出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する積分回路と、

前記積分回路から出力された電圧値を入力して、この電 40 圧値をデジタル値に変換する請求項1記載のA/D変換 回路と、

を備えることを特徴とする固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アナログ値をデジタル値に変換するA/D変換回路、および、このA/D変換回路を含む固体撮像装置に関するものである。

[0002]

【従来の技術】固体撮像装置は、1次元または2次元に 50

配列された複数の光検出素子と、各光検出素子から出力された電流信号を積分して電圧値に変換する積分回路と、を備えている。この固体撮像装置では、入射光強度に応じた値の電流信号が複数の光検出素子それぞれから出力され、この電流信号の積分値に応じた電圧値が積分回路から出力され、この電圧値に基づいて、入射光強度分布が得られ撮像される。また、固体撮像装置は、積分回路から出力された電圧値(アナログ値)をデジタル値に変換するA/D変換回路を更に備えている場合がある。この場合には、入射光強度はデジタル値として得られ、さらにコンピュータ等により画像処理することが可能となる。

【0003】A/D変換回路の構成として、N組の容量素子およびスイッチ素子を含み、N個の容量素子のうち第nの容量素子の容量値を 2^{n-1} Cとしたものが知られている(N \geq 2、 $1\leq n\leq$ N)。このA/D変換回路は、入力したアナログ値に応じて、N個のスイッチそれぞれの開閉状態を適切に設定することで全体の容量値を適切に設定して、これらN個のスイッチ素子それぞれの開閉状況に応じたNビットのデジタル値を出力する。

【0004】このような固体撮像装置においてA/D変換処理の高速化および高精度化が求められている。高速化を図るためには、積分回路毎にA/D変換回路を設けて並列処理を行うことがなされている。また、高精度化を図るためには、A/D変換回路から出力されるデジタル値のピット数を多くすることがなされている。したがって、A/D変換処理の高速化および高精度化の双方を図るためには、積分回路毎にA/D変換回路を設けて並列処理を行うとともに、各A/D変換回路における容量素子の数Nを多くすることが考えられる。

[0005]

【発明が解決しようとする課題】しかしながら、上記の ようなA/D変換回路を含む固体撮像装置を1つの半導 体チップ上に構成しようとする場合、以下のような問題 点が存在する。すなわち、チップ上における容量素子の 占有面積は、その容量値に略比例する。したがって、ビ ット数がNである場合、A/D変換回路のN個の容量素 子が占有する面積は、容量値2^RC(≒C+2C+2²C +…+2^{N-1} C)の容量素子1つ分の占有面積に相当す る。すなわち、ビット数が1つ増えれば、A/D変換回 路の全容量素子が占有する面積は2倍に増える。また、 容量素子の容量値が大きいと、寄生容量も大きくなり、 A/D変換処理を高速に行うことができない。したがっ て、従来のA/D変換回路を含む固体撮像装置は、積分 回路毎にA/D変換回路を設けることによる高速化、お よび、A/D変換回路から出力されるデジタル値のビッ ト数を多くすることによる髙精度化の、双方を図るにも 限界がある。

【0006】本発明は、上記問題点を解消する為になされたものであり、小さい占有面積で高速化および高精度

化の双方を容易に実現することができるA/D変換回路、および、このA/D変換回路を含む固体撮像装置を提供することを目的とする。

[0007]

【課題を解決するための手段】本発明に係るA/D変換 回路は、入力端に入力したアナログ値をデジタル値に変 換し、そのデジタル値を出力端より出力するA/D変換 回路であって、(1) 第1入力端子、第2入力端子および 出力端子を有し、第1入力端子が結合容量素子を介して 入力端に接続され、第2入力端子に基準電圧値V؞∞ を 入力するアンプと、(2) アンプの第1入力端子と出力端 子との間に設けられた帰還容量素子と、(3) アンプの第 1入力端子と出力端子との間に設けられたスイッチ素子 と、(4)アンプの第1入力端子に各々の一端が接続され 容量値が異なるNm個の容量素子と、Nm個の容量素子そ れぞれの他端に入力する電圧値を基準電圧値Vcom およ び P 。 個の参照電圧値 V ref ,a ,1 ~ V ref ,a ,Pa の何れかに 切り替える電圧値切替手段と、を各々有するM個の可変 容量部と (M≥1、N_m≥1、P_m≥1、1≤m≤M、た だし、 $M=P_1=1$ の場合を除く)、(5) アンプの出力 端子から出力された電圧値と基準電圧値Vcom とを大小 比較し、その比較結果を示す信号を出力する比較部と、 (6) M個の可変容量部それぞれの電圧値切替手段におけ る切替動作を制御するとともに、M個の可変容量部それ ぞれの電圧値切替手段における切替状況および比較部か ら出力された信号に基づいて、デジタル値を出力端へ出 力する容量制御部と、を備えることを特徴とする。

【0008】このA/D変換回路によれば、アンプの第 1入力端子と出力端子との間に設けられたスイッチ素子 が閉じると、アンプの第1入力端子と出力端子との間に 設けられた帰還容量索子が放電される。そして、スイッ チ素子が開いて、A/D変換されるべき電圧値 (アナロ グ値) が入力端より入力すると、その入力した電圧値に 応じた電荷が帰還容量素子に蓄積される。その後、容量 制御部により制御されたM個の可変容量部それぞれで は、各々に含まれるNa個の容量素子それぞれの他端 は、基準電圧値Vcom およびPm個の参照電圧値V ref.m.1 ~ V ref.m.Pm の何れかに、電圧値切替手段によ り切り替えられる。M個の可変容量部それぞれに含まれ る N_m個の容量素子の一端はアンプの第1入力端子に直 接に又はスイッチ索子を介して接続されているので、こ の切替により、帰還容量素子からM個の可変容量部へ電 荷が移動する。そして、帰還容量素子に残されている電 荷の量に応じた電圧値がアンプの出力端子より出力され る。アンプより出力された電圧値は比較部により基準電 圧値 V com と大小比較され、その比較結果を示す信号が 比較部より容量制御部へ出力される。M個の可変容量部 それぞれの電圧値切替手段における切替状況および比較 部から出力された信号に基づいて、容量制御部よりデジ タル値が出力端へ出力される。

【0009】本発明に係るA/D変換回路は、Mが1であり、 N_1 および P_1 それぞれが複数であるのが好適であり、この場合には、M個の可変容量部それぞれに含まれる N_0 個の容量素子がチップ上で占有する面積が更に小さい。本発明に係るA/D変換回路は、Mおよび N_1 それぞれが1であり、 P_1 が複数であるのが好適であり、この場合には、前述の場合と比べても、M個の可変容量部それぞれに含まれる N_0 個の容量素子がチップ上で占有する面積が更に小さい。

【0010】本発明に係る固体撮像装置は、(1)入射光強度に応じた値の電流信号を出力する光検出素子と、(2)光検出素子から出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する積分回路と、(3)積分回路から出力された電圧値を入力して、この電圧値をデジタル値に変換する上記の本発明に係るA/D変換回路と、を備えることを特徴とする。

【0011】この固体撮像装置によれば、入射光強度に応じた値の電流信号が光検出素子より出力され、この電流信号は積分回路に入力して積分され、この積分値に応じた電圧値が積分回路より出力される。積分回路から出力された電圧値は、上記の本発明に係るA/D変換回路により、デジタル値に変換される。

[0012]

【発明の実施の形態】以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

【0013】(第1実施形態) 先ず、本発明の第1実施形態について説明する。図1は、第1実施形態に係るA/D変換回路20を含む固体撮像装置1の構成図である。この固体撮像装置1は、K個のユニットU1~U K(Kは1以上の整数)を備えており、各ユニットUk(kは1以上K以下の任意の整数)は、複数組のフォトダイオード(光検出素子)PDおよびスイッチ素子SW、積分回路10、A/D変換回路20ならびにスイッチ素子SW1を有する。また、この固体撮像装置1は、参照電圧供給回路30および制御回路40を備えている。

【0014】各ユニット U_k において、各フォトダイオードPDは、アノード端子が接地され、カソード端子が スイッチ素子SWを介して積分回路10の入力端に接続されており、入射光強度に応じた値の電流信号を積分回路10へ出力する。積分回路10は、フォトダイオードPDから出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する。A/D変換回路20は、積分回路10から出力された電圧値を入力し、この電圧値(アナログ値)を12ビットのデジタル値($D_{11}\sim D_{0}$)に変換して、このデジタル値をスイッチ素子SW1を介して出力する。

- 【0015】参照電圧供給回路30は、各ユニットUk

のA/D変換回路20に対して参照電圧を供給する。制 御回路40は、各フォトダイオードPDと積分回路10 との間に設けられたスイッチ素子SWの開閉を制御し て、各フォトダイオードPDと積分回路10とを順次に 接続する。制御回路40は、A/D変換回路20の後段 に設けられたスイッチ素子SW1の開閉を制御して、各 ユニットUmから順次にデジタル値を出力させる。ま た、制御回路40は、積分回路10に含まれるスイッチ 素子およびA/D変換回路20に含まれるスイッチ素子 それぞれの開閉を制御して所要の動作を行わせる。

【0016】図2は、積分回路10の回路図である。こ の積分回路10は、入力端と出力端との間にアンプ A10、容量素子C10 およびスイッチ素子SW10 が並列的 に設けられている。容量素子C10は、アンプA10の入力 端子と出力端子との間に設けられており、スイッチ素子 S W10 が開いているときに入力端に入力した電流信号す なわち電荷を蓄積する。スイッチ素子SW10は、アンプ A 10 の入力端子と出力端子との間に設けられており、開 いているときには容量素子 C10 に電荷の蓄積を行わせ、 閉じているときには容量素子Cioにおける電荷の蓄積を リセットする。

【0017】図3は、第1実施形態に係るA/D変換回 路20の回路図である。このA/D変換回路20は、結 合容量素子 C 201 、帰還容量素子 C 202 、スイッチ素子 S W202、アンプ201、比較部202、容量制御部20 3、可変容量部210,220および230を含む。 【0018】アンプ201は、積分回路10から出力さ れた電圧値 (アナログ値) を、結合容量素子 C 201 を介 して反転入力端子に入力し、基準電圧値Vcom を非反転 入力端子に入力する。帰還容量素子 C 202 は、アンプ 2 01の反転入力端子と出力端子との間に設けられ、入力 した電圧値に応じて電荷を蓄える。スイッチ素子SW20 2は、アンプ201の反転入力端子と出力端子との間に 設けられ、開いているときには帰還容量素子C202 に電 荷の蓄積を行わせ、閉じているときには帰還容量素子C 202 における電荷蓄積をリセットする。そして、アンプ 201は、帰還容量素子Czozーに蓄積された電荷量に応一 じた電圧値を、出力端子より比較部202へ出力する。 比較回路202は、アンプ201から出力された電圧値 を反転入力端子に入力し、基準電圧値Vcom を非反転入 力端子に入力し、これら2つの入力信号の値を大小比較 して、この比較結果を示す信号を容量制御部203へ出 力する。

【0019】可変容量部210は、4つの容量素子C 211 ~C214 および4つのスイッチ素子SW211 ~SW214 (電圧値切替手段)を含む。容量素子 C211 は、一端が アンプ201の反転入力端子と接続され、他端がスイッ チ素子SW211 を介して参照電圧値Vreft および基準電 圧値 V com の何れかと接続される。容量素子 C 212 は、一 端がアンプ201の反転入力端子と接続され、他端がス 50

イッチ素子SW212 を介して参照電圧値Vrefl および基 準電圧値Vcm の何れかと接続される。容量素子C 213 は、一端がアンプ201の反転入力端子と接続さ れ、他端がスイッチ素子SW213を介して参照電圧値V refi および基準電圧値Vcom の何れかと接続される。ま た、容量素子C214 は、一端がアンプ201の反転入力 端子と接続され、他端がスイッチ素子SW214を介して 参照電圧値Vreft および基準電圧値Vcom の何れかと接 続される。

【0020】可変容量部220は、4つの容量素子C 221 ~ C 224 および 4 つのスイッチ素子 S W221 ~ S W224 (電圧値切替手段)を含む。容量素子 C 221 は、一端が アンプ201の反転入力端子と接続され、他端がスイッ チ素子SW221を介して参照電圧値Vref7 および基準電 圧値 Vcom の何れかと接続される。容量素子 C222 は、一 端がアンプ201の反転入力端子と接続され、他端がス イッチ索子SW222 を介して参照電圧値Vref2 および基 準電圧値Vcom の何れかと接続される。容量素子C 223 は、一端がアンプ201の反転入力端子と接続さ れ、他端がスイッチ素子SW223を介して参照電圧値V ref2 および基準電圧値Vcom の何れかと接続される。ま た、容量素子 C 224 は、一端がアンプ 2 0 1 の反転入力 端子と接続され、他端がスイッチ素子SW224を介して 参照電圧値Vrenz および基準電圧値Vcom の何れかと接 続される。

【0021】可変容量部230は、4つの容量素子C 231 ~ C 234 および 4 つのスイッチ素子 S W 231 ~ S W 234 (電圧値切替手段)を含む。容量素子 C 231 は、一端が アンプ201の反転入力端子と接続され、他端がスイッ チ素子SW231を介して参照電圧値Vref3 および基準電 圧値 V com の何れかと接続される。容量素子 C 232 は、一 端がアンプ201の反転入力端子と接続され、他端がス イッチ素子SW232を介して参照電圧値Vref3 および基 準電圧値Vcom の何れかと接続される。容量素子C 233 は、一端がアンプ201の反転入力端子と接続さ れ、他端がスイッチ素子SW233 を介して参照電圧値V ren および基準電圧値Vcm の何れかと接続される。ま一 た、容量素子 С 234 は、一端がアンプ 2 0 1 の反転入力 端子と接続され、他端がスイッチ素子SW234 を介して 参照電圧値Vref3 および基準電圧値Vcom の何れかと接

【0022】可変容量部210,220および230そ れぞれに含まれる各容量素子、結合容量素子Czoi、帰 還容量素子C202 それぞれの容量値は、

【数1】

$$C_{201} = C_{202} = 16C$$
 ...(1a)
 $C_{201} = C_{202} = 16C$...(1b)

$$C_{211} = C_{221} = C_{231} = 8 C$$
 ...(1b)

$$C_{212} = C_{222} = C_{232} = 4 C$$
 ...(1c)

$$C_{213} = C_{223} = C_{233} = 2 C ...(1d)$$

$$C_{214} = C_{224} = C_{234} = C$$
 ...(18)

$$V_{ref2} - V_{com} = (V_{ref1} - V_{com}) / 16$$
 ...(2a)
 $V_{ref3} - V_{com} = (V_{ref2} - V_{com}) / 16$...(2b)

に出力される。

なる関係式を満たす。なお、基準電圧値 V com は一般に は接地電位とされるので、以降ではVcom = 0とする。 このとき、上記(2)式は、

$$V_{refz} = V_{ref1} / 1.6 \qquad \cdots (3a)$$

$$V_{ref3} = V_{ref2} / 16 \qquad \cdots (3b)$$

なる式で表される。また、これら参照電圧値Vrefl , V renz および V rens それぞれは参照電圧供給回路 3 0 より 供給される。参照電圧供給回路30は、例えば、抵抗器 が縦続接続された抵抗分割回路である。

【0023】容量制御部203は、スイッチ素子SW 211 ~S W214 、S W221 ~S W224 および S W231 ~S W 234 それぞれにおける切替動作を制御する。また、容量 制御部203は、これらの12個のスイッチ素子それぞ れにおける切替状況を記憶しており、この切替状況およ び比較部202から出力された信号に基づいて、12ビ ットのデジタル値 (D_{II} ~ D₀) を出力する。すなわ ち、容量制御部203より出力されるデジタル値の最上 位ビット D11 はスイッチ素子 S W211 の切替状況に応じ たものであり、ビットDio はスイッチ素子SW212 の切 替状況に応じたものであり、ビットDoはスイッチ素子 SW213 の切替状況に応じたものであり、ビットD8はス イッチ素子SW214 の切替状況に応じたものである。ビ ット D7 はスイッチ素子 S W221 の切替状況に応じたもの であり、ビットD6はスイッチ素子SW222の切替状況に 応じたものであり、ビットD5はスイッチ素子SW223 の 切替状況に応じたものであり、ビットDiはスイッチ素 子SW224 の切替状況に応じたものである。また、ビッ トD3はスイッチ素子SW231の切替状況に応じたもので あり、ビットD2はスイッチ素子SW232 の切替状況に応 40 じたものであり、ビットD1はスイッチ素子SW233の切 替状況に応じたものであり、最下位ビットDoはスイッ チ索子SW234 の切替状況に応じたものである。

【0024】次に、第1実施形態に係る固体撮像装置1 およびA/D変換回路20の動作について説明する。各 ユニットUxにおいて、フォトダイオードPDから出力 された電流信号は、スイッチ素子SWを経て積分回路1 0に入力し、この積分回路 1 0 の容量素子 C 10 に電荷が 蓄積されることで、入力した電流信号の値に応じた電圧 値が出力される。積分回路10から出力された電圧値V

なる関係式を満たす。ここで、Cは或る一定容量値であ る。また、可変容量部210に供給される参照電圧値V ref1 、可変容量部 2 2 0 に供給される参照電圧値 Vren 、可変容量部230に供給される参照電圧値V ref3 、および、基準電圧値 Vcom それぞれは、

ın はA/D変換回路20に入力する。そして、このA/ D変換回路20において電圧値V in がデジタル値(D11 ~Do) に変換される。ここまで各ユニットUxは並列に 動作する。そして、各ユニットUҝのスイッチ素子SW 1が順次に閉じて、各ユニットUkのA/D変換回路2 0から出力されたデジタル値が各ユニット Uk から順次

【0025】各ユニットUkのA/D変換回路20は以 下のように動作する。 A/D変換処理の第1段階におい ては、スイッチ素子SW202 は閉じていて、帰還容量素 子C202 は放電されている。また、スイッチ素子SW211 ~S W214 、S W221 ~S W224 および S W231 ~S W234 それぞれは、基準電圧値Vcom の方に切り替えられてい る。そして、スイッチ素子SW202 が開いて、積分回路 10から出力された電圧値V in に応じた電荷量Qが帰還 容量素子C202 に蓄積される。ここで、電荷量Qは、

[数4]
$$Q = C_{202} \cdot V_{10} = 16C \cdot V_{10}$$
 ...(4)

なる式で表される。その後、実際のA/D変換処理が開 始される。

【0026】A/D変換処理の第2では、可変容量部2 10に含まれる4つのスイッチ索子SW211~SW214 そ れぞれの切替動作が行われる。先ず、4つの容量素子C 211 ~C214 のうち最も容量値が大きい容量素子 C211 に 対応するスイッチ素子SW211が参照電圧値Vreft の方 に切り替わる。これにより、帰還容量素子 C 202 に蓄積 されていた電荷Q(上記(4)式)のうち、

[数5]
$$Q_{211} = C_{211} \cdot V_{ref1} = 8 \cdot C \cdot V_{ref1} \qquad ...(5)$$

なる式で表される電荷量 Q211 が容量素子 C211 に移動 し、

[数6]

$$Q_{202} = 16 C \cdot V_{10} - 8 C \cdot V_{ref1}$$

 $= 16 C (V_{10} - V_{ref1}/2)$ …(6)

なる式で表される電荷量Q202 が帰還容量素子C202 に残 る。

【0027】そして、アンプ201より電圧値 (V_{in} -V_{ref1} / 2) が出力される。比較部 2 0 2 により、アン

10

プ201より反転入力端子に入力する電圧値($V_{in}-V_{ref1}$ / 2)と、非反転入力端子に入力する基準電圧値 V_{con} (=0)とが、大小比較されて、電圧値($V_{in}-V_{ref1}$ / 2)の符号が判定される。この結果は、容量制御部203に入力され、出力すべき最上位ビット D_{11} の値として記憶される。すなわち、電圧値($V_{in}-V_{ref1}$ / 2)が正であれば $D_{11}=1$ とされ、そうでなければ $D_{11}=0$ とされる。

【0028】もし、電圧値($V_{in} - V_{refl}$ / 2)が正で 【数8】 $Q_{202} = 1.6 C(V_{in} - V_{refl}$ / 2) $- 4 C \cdot V_{refl}$ …(8)

なる式で表される電荷量 Q 202 が帰還容量素子 C 202 に残る。

【0029】そして、アンプ201より電圧値(V_{in} - 3 V_{refi} / 4)が出力される。比較部202により、アンプ201より反転入力端子に入力する電圧値(V_{in} - 3 V_{refi} / 4)と、非反転入力端子に入力する基準電圧値 V_{con} (=0)とが、大小比較されて、電圧値(V_{in} - 3 V_{refi} / 4)の符号が判定される。この結果は、容 20 量制御部203に入力され、出力すべきビットD₁₀の値として記憶される。すなわち、電圧値(V_{in} - 3 V_{refi} / 4)が正であればD₁₀ = 1 とされ、そうでなければD

 $Q_{202} = 16C(V_{in} - 3V_{ref1}/4) - 2C \cdot V_{ref1}$ = 16C(V_{in} - 7V_{ref1}/8)

なる式で表される電荷量 Q_{202} が帰還容量素子 C_{202} に残る。

【0031】そして、アンプ201より電圧値(V_{in} - $7V_{refl}$ / 8)が出力される。比較部202により、アンプ201より反転入力端子に入力する電圧値(V_{in} - $7V_{refl}$ / 8)と、非反転入力端子に入力する基準電圧値 V_{con} (=0)とが、大小比較されて、電圧値(V_{in} - $7V_{refl}$ / 8)の符号が判定される。この結果は、容量制御部203に入力され、出力すべきビット D_{9} の値として記憶される。すなわち、電圧値(V_{in} - $7V_{refl}$ / 8)が正であれば D_{9} = 1とされ、そうでなければ D_{9} = 0とされる。

【0032】逆に、最上位ビット D_{11} の値の決定の際に電圧値($V_{1n}-V_{ref1}$ / 2)が負であれば、スイッチ素 40子S W_{211} が基準電圧値 V_{con} の方に戻って、電荷量Q(上記(4)式)の全てが帰還容量素子 C_{202} に戻る。その後、次に容量値が大きい容量素子 C_{212} に対応するスイッチ素子S W_{212} が参照電圧値 V_{ref1} の方に切り替わる。これにより、帰還容量素子 C_{202} に蓄積されていた電荷Q(上記(4)式)のうち、

あれば、次に容量値が大きい容量素子 C_{212} に対応するスイッチ素子 SW_{212} が参照電圧値 V_{refl} の方に切り替わる。これにより、これまで帰還容量素子 C_{202} に蓄積されていた電荷 Q_{202} (上記(6)式) のうち、

【数7】 Q₂₁₂=C₂₁₂·V_{ref1}=4C·V_{ref1} ···(7)

なる式で表される電荷量Q212 が容量素子C212 に移動 し、

10 = 0 とされる。

【数10】

【0030】さらに、電圧値($V_{In}-3V_{refl}$ \angle 4)が正であれば、その次に容量値が大きい容量素子 C_{213} に対応するスイッチ素子 S_{IN} が参照電圧値 V_{refl} の方に切り替わる。これにより、これまで帰還容量素子 C_{202} に蓄積されていた電荷 Q_{202} (上記(8)式) のうち、【数9】

 $Q_{213} = C_{213} \cdot V_{ref1} = 2C \cdot V_{ref1} \qquad ...(9)$

なる式で表される電荷量Q213 が容量素子C213 に移動 し、

[数 1 2]

$$Q_{202} = 16 C \cdot V_{1n} - 4 C \cdot V_{ref1}$$

 $= 16 C (V_{1n} - V_{ref1} / 4)$ …(12)

...(10)

なる式で表される電荷量Q202 が帰還容量素子C202 に残る。

【0033】そして、アンプ201より電圧値($V_{in}-V_{refl}$ / 4)が出力される。比較部 202により、アンプ201より反転入力端子に入力する電圧値($V_{in}-V_{refl}$ / 4)と、非反転入力端子に入力する基準電圧値 $V_{in}-V_{refl}$ / 4)の符号が判定される。この結果は、容量制御部 203に入力され、出力すべきビット D_{i0} の値として記憶される。すなわち、電圧値($V_{in}-V_{refl}$ / 4)が正であれば $D_{i0}=1$ とされ、そうでなければ $D_{i0}=0$ とされる。

【0034】このようにして、可変容量部210に含まれる4つのスイッチ素子 $SW_{211} \sim SW_{214}$ それぞれの切替状況が順次に決定され、ビット $D_{11} \sim D_8$ それぞれの値が順次に決定される。図4は、A/D変換回路20に入力する電圧値 V_{1n} と4つのビット $D_{11} \sim D_8$ それぞれの値との関係を示す図表である。これら4つのビット $D_{11} \sim D_8$ それぞれの値が決定された時点では、帰還容量素子 C_{202} に残っている電荷量 Q_1 は $C\cdot V_{ref1}$ 以下であ

り、アンプ201から出力される電圧値VIは、Vrefl /21以下であって、以上の第2段階においてA/D変 換し切れなかった残差である。

【0035】以上のA/D変換処理の第2段階に続く第3段階では、第2段階終了時に帰還容量素子 C_{202} に残っている電荷量 Q_1 について、可変容量部220に含まれる4つのスイッチ素子 S_2 W221~ S_3 それぞれの切替動作が、第2段階の処理と同様に行われる。すなわち、先ず、4つの容量素子 C_{221} ~ C_{224} のうち最も容量値が大きい容量素子 C_{221} に対応するスイッチ素子 S_3 W221 が参照電圧値 V_{re12} の方に切り替わる。これにより、帰還容量素子 C_{202} に蓄積されていた電荷 Q_1 のうち、

[数13]
$$Q_{221} = C_{221} \cdot V_{rot2} = 8 C \cdot V_{rot2}$$
 …(13)

なる式で表される電荷量 Q221 が容量素子 C221 に移動 し、

[数14]

$$Q_{202} = 16C \cdot V_1 - 8C \cdot V_{ref2}$$

= 16C($V_1 - V_{ref2}/2$) ...(14)

なる式で表される電荷量 Q 202 が帰還容量素子 C 202 に残る。

【0036】そして、アンプ201より電圧値(V_1-V_{ref2} / 2)が出力される。比較部202により、アンプ201より反転入力端子に入力する電圧値(V_1-V_{ref2} / 2)と、非反転入力端子に入力する基準電圧値 V_{com} (=0)とが、大小比較されて、電圧値(V_1-V_{ref2} / 2)の符号が判定される。この結果は、容量制御部203に入力され、出力すべきビット D_7 の値として記憶される。電圧値(V_1-V_{ref2} / 2)が正であれば $D_7=1$ とされ、そうでなければ $D_7=0$ とされる。すなわち、電圧値(V_1-V_{ref1} / 32)が正であれば $D_7=1$ とされ、そうでなければ $D_7=0$ とされる。

【0037】以降も同様にして、可変容量部220に含まれる4つのスイッチ素子 $SW_{221} \sim SW_{224}$ それぞれの 切替状況が順次に決定され、ビット $D_1 \sim D_4$ それぞれの値が順次に決定される。図5は、電圧値 V_1 と4つのビット $D_1 \sim D_4$ それぞれの値をの関係を示す図表である。これら4つのビット $D_1 \sim D_4$ それぞれの値が決定された 40 時点では、帰還容量素子 C_{202} に残っている電荷量 Q_2 は $C \cdot V_{ref2}$ 以下 $(C \cdot V_{ref1} / 2^4$ 以下)であり、アンプ 201から出力される電圧値 V_2 は、 $V_{ref2} / 2^4$ 以下 $(V_{ref1} / 2^8$ 以下)であって、以上の第3段階においてもA/D変換し切れなかった残差である。

【0038】以上のA/D変換処理の第3段階に続く第4段階では、第3段階終了時に帰還容量素子C202 に残っている電荷量Q2について、可変容量部230に含まれる4つのスイッチ素子SW231~SW234 それぞれの切替動作が、第2段階の処理と同様に行われる。すなわ

ち、先ず、4つの容量素子 C 231 ~ C 234 のうち最も容量値が大きい容量素子 C 231 に対応するスイッチ素子 S W 231 が参照電圧値 V rers の方に切り替わる。これにより、帰還容量素子 C 202 に蓄積されていた電荷 Q 1 のうち、

なる式で表される電荷量Q231 が容量素子C231 に移動 し、

[数 1 6]

$$Q_{202} = 16 C \cdot V_2 - 8 C \cdot V_{ref3}$$

 $= 16 C (V_2 - V_{ref3}/2)$...(16)

なる式で表される電荷量 Q202 が帰還容量素子 C202 に残る。

【0039】そして、アンプ201より電圧値(V_2-V_{ref3} / 2)が出力される。比較部202により、アンプ201より反転入力端子に入力する電圧値(V_2-V_{ref3} / 2)と、非反転入力端子に入力する基準電圧値 V_2-V_{ref3} / 2)とが、大小比較されて、電圧値(V_2-V_{ref3} / 2)の符号が判定される。この結果は、容量制御部203に入力され、出力すべきビット D_3 の値として記憶される。電圧値(V_2-V_{ref3} / 2)が正であれば $D_3=1$ とされ、そうでなければ $D_3=0$ とされる。すなわち、電圧値(V_2-V_{ref1} / 512)が正であれば $D_3=1$ とされ、そうでなければ $D_3=0$ とされる。

【0040】以降も同様にして、可変容量部230に含まれる4つのスイッチ素子 $SW_{231} \sim SW_{234}$ それぞれの 切替状況が順次に決定され、ビット $D_3 \sim D_0$ それぞれの 値が順次に決定される。図6は、電圧値 V_2 と4つのビット $D_3 \sim D_0$ それぞれの値との関係を示す図表である。これら4つのビット $D_3 \sim D_0$ それぞれの値が決定された 時点では、帰還容量素子 C_{202} に残っている電荷量 Q_3 は $C \cdot V_{ref1}$ 以下($C \cdot V_{ref1}$ / 2^8 以下)であり、アンプ 201から出力される電圧値 V_3 は、 V_{ref3} / 2^4 以下(V_{ref1} / 2^{12} 以下)であって、以上の第4段階においてもA/D変換し切れなかった残差である。

【0041】以上のA/D変換処理の第4段階が終了した時点では、12個のスイッチ素子SW211~SW214、SW221~SW224 およびSW231~SW234 それぞれにおける切替状況に応じた12ビットのデジタル値D11~D0が容量制御部203に記憶されている。そして、第4段階が終了した後、この12ビットのデジタル値D11~D0が容量制御部203より出力される。

【0042】このA/D変換回路20では、可変容量部210,220および230それぞれに含まれる容量素子ならびに帰還容量部C202の全体がチップ上で占有する面積は、容量値61C(=3(8C+4C+2C+C)+16C)の容量素子1つ分の占有面積に相当する。一方、従来の12ビットデジタル値を出力するA/D変換

回路では、12個の容量素子が占有する面積は、容量値 2¹² Cの容量素子1つ分の占有面積に相当する。このように、本実施形態に係るA/D変換回路20は、従来のものと比較して、容量素子の占有面積が1/67である。

【0043】したがって、このような占有面積が小さい A/D変換回路20を含む固体撮像装置1は、積分回路10年にA/D変換回路20を設けることにより高速化を図ることができ、A/D変換回路20から出力されるデジタル値のビット数を多くすることにより高精度化を図ることもでき、また、フォトダイオードPDの個数を多くすることにより高解像度化を図ることもできる。また、従来のA/D変換回路における最大容量値が2"Cであるのに対して、本実施形態に係るA/D変換回路20では、寄生容量が小さく、この点でもA/D変換処理を高速に行うことができる。

【0044】(第2実施形態)次に、本発明の第2実施形態について説明する。第1実施形態の場合と比較して、第2実施形態に係る固体撮像装置は、A/D変換回路20の構成が異なる。図7は、第2実施形態に係るA/D変換回路20の回路図である。このA/D変換回路20は、結合容量素子C201、帰還容量素子C202、スイッチ素子SW202、アンプ201、比較部202、容量制御部203および可変容量部240を含む。

【0045】アンプ201は、積分回路10から出力さ れた電圧値(アナログ値)を、結合容量素子 С 201 を介 して反転入力端子に入力し、基準電圧値 V com を非反転 入力端子に入力する。帰還容量素子 С 202 は、アンプ 2 01の反転入力端子と出力端子との間に設けられ、入力 した電圧値に応じて電荷を蓄える。スイッチ素子SW20 2は、アンプ201の反転入力端子と出力端子との間に 設けられ、開いているときには帰還容量素子C202 に電 荷の蓄積を行わせ、閉じているときには帰還容量素子C 202 における電荷蓄積をリセットする。そして、アンプ 201は、帰還容量素子 C 202 に蓄積された電荷量に応 じた電圧値を、出力端子より比較部202へ出力する。-比較回路202は、アンプ201から出力された電圧値 を反転入力端子に入力し、基準電圧値 V com を非反転入 力端子に入力し、これら2つの入力信号の値を大小比較 して、この比較結果を示す信号を容量制御部203へ出 力する。

【0046】可変容量部240は、4つの容量素子C 241 ~C 244 および4つのスイッチ素子S W 241 ~S W 244 (電圧値切替手段)を含む他、スイッチ素子S W 2411 , S W 2412 , S W 2421 , S W 2421 , S W 2421 , S W 2431 , S W 2432 , S W 2441 およびS W 2442 を含む。容量素子 C 241 は、一端がスイッチ素子S W 2411 を介してアンプ 201の反転入力端子と接続され、該一端がスイッチ素子S W 2412 を介して基準電圧値 V com とされ、他端がスイッチ素子S

W241 を介して参照電圧値 V ref1 , V ref2 および V ref3 ならびに基準電圧値Vcom の何れかと接続される。容量 素子 C 212 は、一端がスイッチ素子 S W 2121 を介してア ンプ201の反転入力端子と接続され、該一端がスイッ チ素子SW2422 を介して基準電圧値Vcom とされ、他端 がスイッチ索子SW242を介して参照電圧値Vrefl , V ref2 およびVref3 ならびに基準電圧値Vcom の何れかと 接続される。容量素子C243 は、一端がスイッチ素子S Waiai を介してアンプ201の反転入力端子と接続さ れ、該一端がスイッチ索子SW2432 を介して基準電圧値 Vcom とされ、他端がスイッチ素子 S W243 を介して参照 電圧値Vrefi 、Vref2 およびVref3 ならびに基準電圧値 V∞ の何れかと接続される。また、容量素子 C244 は、 一端がスイッチ素子SW2441 を介してアンプ201の反 転入力端子と接続され、該一端がスイッチ索子 S W2442 を介して基準電圧値Vcom とされ、他端がスイッチ素子 S W244 を介して参照電圧値 V ref1 , V ref2 および V ref3 ならびに基準電圧値Vcom の何れかと接続される。 【0047】可変容量部240に含まれる各容量素子、 結合容量素子 C 201 、帰還容量素子 C 202 それぞれの容量 値は、

[数
$$1.7$$
]
 $C_{201} = C_{202} = 1.6$ C(17a)
 $C_{241} = 8$ C(17b)
 $C_{242} = 4$ C(17c)
 $C_{243} = 2$ C(17d)
 $C_{244} = C$ (17e)

なる関係式を満たす。ここで、C は或る一定容量値である。また、可変容量部 2 4 0 に供給される参照電圧値 V ref1 , V ref2 および V ref3 ならびに基準電圧値 V com それぞれは、上記(2)式を満たす。なお、基準電圧値 V com は一般には接地電位とされるので、以降では V com = 0 とする。また、これら参照電圧値 V ref1 , V ref2 および V ref3 それぞれは参照電圧供給回路 3 0 より供給される。

【0048】容量制御部203は、スイッチ素子SW-211~SW244 それぞれにおける切替動作を制御する。また、容量制御部203は、これらの4個のスイッチ素子それぞれにおける切替状況を記憶しており、この切替状況および比較部202から出力された信号に基づいて、12ビットのデジタル値(D11~D0)を出力する。【0049】次に、第2実施形態に係るA/D変換回路20の動作について説明する。A/D変換処理の第1段階では、スイッチ素子SW202 は閉じていて、帰還容量素子C202 は放電されている。スイッチ素子SW241~SW244 それぞれは、基準電圧値Vcomの方に切り替えられている。スイッチ素子SW2411,SW2421,SW2431およびSW2441 それぞれは閉じている。また、スイッチ素子SW2412,SW2432 およびSW2442 それぞ

れは開いている。そして、スイッチ素子 SW_{202} が開いて、積分回路 10 から出力された電圧値 V_{10} に応じた電荷量Qが帰還容量素子 C_{202} に蓄積される。ここで、電荷量Qは上記(4)式で表される。その後、実際のA/D変換処理が開始される。

【0050】A/D変換処理の第2段階では、可変容量 部240に含まれる4つのスイッチ素子SW241~SW 244 それぞれは、参照電圧値Vreft と基準電圧値Vcom と の間で切替動作が行われる。この切替動作は、第1実施 形態の場合の第2段階と同様である。そして、この第2 段階が終了した時点では、可変容量部240に含まれる 4 つのスイッチ素子 S W241 ~ S W244 それぞれの切替状 況(参照電圧値Vrefi および基準電圧値Vcom の何れで あるか)が順次に決定され、ビットDn ~Dsそれぞれ の値が順次に決定される。A/D変換回路20に入力す る電圧値Vinと4つのビットDil~Dilそれぞれの値と の関係は、図4に示されたものと同様である。これら4 つのビットDII~D8それぞれの値が決定された時点で は、帰還容量素子C202 に残っている電荷量Q1はC・V refi 以下であり、アンプ201から出力される電圧値V 1は、Vreft / 21以下であって、以上の第2段階におい てA/D変換し切れなかった残差である。

【0051】以上のA/D変換処理の第2段階の後に、スイッチ素子SW2411, SW2421, SW2431 およびSW2441 それぞれが開き、スイッチ素子SW2412, SW2422, SW2432 およびSW2442 それぞれが閉じ、スイッチ素子SW241~SW244 それぞれが基準電圧値Vcomの方に切り替えられて、容量素子C221~C224 それぞれが放電される。そして、スイッチ素子SW2411, SW2421, SW2431 およびSW2441 それぞれが閉じ、スイッチ素子SW2412, SW2432 およびSW2442 それぞれが開く。その後、A/D変換処理の第3段階が開始される。

【0052】A/D変換処理の第3段階では、第2段階 終了時に帰還容量素子C202 に残っている電荷量Q1につ いて、可変容量部240に含まれる4つのスイッチ素子 S W241 ~ S W244 それぞれは、参照電圧値 V ref2 と基準 電圧値Vcom との間で切替動作が行われる。この切替動 作は、第1実施形態の場合の第3段階と同様である。そ して、この第3段階が終了した時点では、可変容量部2 4 O に含まれる 4 つのスイッチ素子 S W241 ~ S W244 そ れぞれの切替状況(参照電圧値Vref2 および基準電圧値 Vcm の何れであるか)が順次に決定され、ビットD7~ D4それぞれの値が順次に決定される。電圧値V1と4つ のビットD1~D4それぞれの値との関係は、図5に示さ れたものと同様である。これら4つのビットD₇~D₄そ れぞれの値が決定された時点では、帰還容量素子 C 202 に残っている電荷量QzはC・V ref2 以下であり、アンプ 201から出力される電圧値 V2は、Vref2 / 21以下で あって、以上の第3段階においてもA/D変換し切れな 50 かった残差である。

【0053】以上のA/D変換処理の第3段階の後に、スイッチ素子SW2411, SW2421, SW2431 およびSW2441 それぞれが開き、スイッチ素子SW2412, SW2422, SW2432 およびSW2442 それぞれが閉じ、スイッチ素子SW241~SW244 それぞれが基準電圧値Vcomの方に切り替えられて、容量素子C221~C224 それぞれが放電される。そして、スイッチ素子SW2411, SW2421, SW2431 およびSW2441 それぞれが閉じ、スイッチ素子SW2412, SW2432 およびSW2442 それぞれが開く。その後、A/D変換処理の第4段階が開始される。

【0054】A/D変換処理の第4段階では、第3段階 終了時に帰還容量素子C202 に残っている電荷量Q2につ いて、可変容量部240に含まれる4つのスイッチ索子 S W241 ~ S W244 それぞれは、参照電圧値 V ref3 と基準 電圧値 V 🚥 との間で切替動作が行われる。この切替動 作は、第1実施形態の場合の第4段階と同様である。そ して、この第4段階が終了した時点では、可変容量部2 4 0 に含まれる 4 つのスイッチ索子 S W241 ~ S W244 そ れぞれの切替状況(参照電圧値Vrefs および基準電圧値 V....の何れであるか)が順次に決定され、ビットD3~ Doそれぞれの値が順次に決定される。電圧値V2と4つ のビットD3~D0それぞれの値との関係は、図6に示さ れたものと同様である。これら4つのビットD3~Doそ れぞれの値が決定された時点では、帰還容量素子C202 に残っている電荷量Q3はC・V ref3 以下であり、アンプ 201から出力される電圧値V3は、Vref3 / 24以下で あって、以上の第4段階においてもA/D変換し切れな かった残差である。

【0055】以上のA/D変換処理の第4段階が終了した時点では、3つの参照電圧値 $V_{refl} \sim V_{refl}$ それぞれの場合における4個のスイッチ素子 $SW_{24l} \sim SW_{24l}$ それぞれの切替状況に応じた12ビットのデジタル値 $D_{11} \sim D_0$ が容量制御部203に記憶されている。そして、第4段階が終了した後、この12ビットのデジタル値 $D_{11} \sim D_0$ が容量制御部203より出力される。

【0056】このA/D変換回路20では、可変容量部240に含まれる容量素子ならびに帰還容量部C202の全体がチップ上で占有する面積は、容量値31C(=8C+4C+2C+C+16C)の容量素子1つ分の占有面積に相当する。一方、従来の12ビットデジタル値を出力するA/D変換回路では、12個の容量素子が占有する面積は、容量値212Cの容量素子1つ分の占有面積に相当する。このように、本実施形態に係るA/D変換回路20は、従来のものと比較して容量素子の占有面積が1/132であり、第1実施形態に係るものと比較して容量素子の占有面積が1/2である。

【0057】(第3実施形態)次に、本発明の第3実施 形態について説明する。第1実施形態の場合と比較し て、第3実施形態に係る固体撮像装置は、A/D変換回路20および参照電圧供給回路30それぞれの構成が異なる。図8は、第3実施形態に係るA/D変換回路20 の回路図である。このA/D変換回路20は、結合容量素子C201、帰還容量素子C202、スイッチ素子SW202、アンプ201、比較部202、容量制御部203および可変容量部250を含む。

【0058】アンプ201は、積分回路10から出力された電圧値(アナログ値)を、結合容量素子C201を介して反転入力端子に入力し、基準電圧値Vconを非反転 10入力端子に入力する。帰還容量素子C202は、アンプ201の反転入力端子と出力端子との間に設けられ、入力した電圧値に応じて電荷を蓄える。スイッチ素子SW202は、アンプ201の反転入力端子と出力端子との間に設けられ、開いているときには帰還容量素子C202に電荷の蓄積を行わせ、閉じているときには帰還容量素子C202に蓄積を行わせ、閉じているときには帰還容量素子C202に蓄積を行わせ、閉じているときには帰還容量素子C202に蓄積を行わせ、閉じているときには帰還容量素子C202に蓄積された電荷量に応じた電圧値を、出力端子より比較部202へ出力する。比較回路202は、アンプ201から出力された電圧値を反転入力端子に入力し、基準電圧値Vconを非反転入力端子に入力し、これら2つの入力信号の値を大小比較

して、この比較結果を示す信号を容量制御部203へ出力する。

【0059】可変容量部250は、容量素子C250 およびスイッチ素子SW250 (電圧値切替手段)を含む他、スイッチ素子SW251 およびSW252 を含む。容量素子C250 は、一端がスイッチ素子SW251 を介してアンプ201の反転入力端子と接続され、該一端がスイッチ素子SW252 を介して基準電圧値Vcomとされ、他端がスイッチ素子SW250を介して参照電圧値Vref1 ~Vref12 および基準電圧値Vcomの何れかと接続される。

【0060】可変容量部250に含まれる容量素子 C250、結合容量素子C201、帰還容量素子C202 それぞ れの容量値は、

[数18]

$$C_{201} = C_{202} = 16C$$
 …(18a)
 $C_{250} = 8C$ …(18b)

なる関係式を満たす。ここで、C は或る一定容量値である。また、可変容量部 2 5 0 に供給される参照電圧値 V refi ~ V refi 2 および基準電圧値 V com それぞれは、 【数 1 9】

$$V_{ref2} - V_{com} = (V_{ref1} - V_{com})/2 \qquad \cdots (19a)$$

$$V_{ref3} - V_{com} = (V_{ref2} - V_{com})/2 \qquad \cdots (19b)$$

$$V_{ref4} - V_{com} = (V_{ref3} - V_{com})/2 \qquad \cdots (19c)$$

$$V_{ref5} - V_{com} = (V_{ref5} - V_{com})/2 \qquad \cdots (19d)$$

$$V_{ref5} - V_{com} = (V_{ref5} - V_{com})/2 \qquad \cdots (19e)$$

$$V_{ref7} - V_{com} = (V_{ref5} - V_{com})/2 \qquad \cdots (19f)$$

$$V_{ref8} - V_{com} = (V_{ref6} - V_{com})/2 \qquad \cdots (19g)$$

$$V_{ref8} - V_{com} = (V_{ref6} - V_{com})/2 \qquad \cdots (19h)$$

$$V_{ref10} - V_{com} = (V_{ref9} - V_{com})/2 \qquad \cdots (19i)$$

$$V_{ref11} - V_{com} = (V_{ref10} - V_{com})/2 \qquad \cdots (19k)$$

$$V_{ref12} - V_{com} = (V_{ref11} - V_{com})/2 \qquad \cdots (19k)$$

40

なる関係式を満たす。なお、基準電圧値 V_{con} は一般には接地電位とされるので、以降では $V_{con}=0$ とする。また、これら参照電圧値 $V_{refl}\sim V_{refl2}$ それぞれは参照電圧供給回路 30 は、例えば、抵抗器が縦続接続された抵抗分割回路である。

【0061】容量制御部203は、スイッチ素子SW 250 における切替動作を制御する。また、容量制御部203は、このスイッチ素子SW250 における切替状況を記憶しており、この切替状況および比較部202から出力された信号に基づいて、12ビットのデジタル値(D11~D0)を出力する。

【0062】次に、第3実施形態に係るA/D変換回路 20の動作について説明する。A/D変換処理の第1段 50 階では、スイッチ素子SW202 は閉じていて、帰還容量素子C202 は放電されている。スイッチ素子SW250 は、基準電圧値Vconの方に切り替えられている。スイッチ素子SW251 は閉じている。また、スイッチ素子SW252 は開いている。そして、スイッチ素子SW202 が開いて、積分回路10から出力された電圧値Vinに応じた電荷量Qが帰還容量素子C202 に蓄積される。ここで、電荷量Qは上記(4)式で表される。その後、実際のA/D変換処理が開始される。

【0063】A/D変換処理の第2段階では、可変容量部250に含まれるスイッチ素子SW250は、参照電圧値Vren と基準電圧値Vcom との間で切替動作が行われる。すなわち、スイッチ素子SW250が参照電圧値Vren の方に切り替わる。これにより、帰還容量素子C

202 に蓄積されていた電荷Q(上記(4)式)のうち、 【数20】

$$Q_{250} = C_{250} \cdot V_{ref1} = 8 C \cdot V_{ref1} \quad ...(20)$$

なる式で表される電荷量 Q250 が容量素子 C250 に移動 し、

[数21]

$$Q_{202} = 16C \cdot V_{10} - 8C \cdot V_{refi}$$

 $= 16C(V_{10} - V_{refi}/2)$...(21)

なる式で表される電荷量 Q202 が帰還容量素子 C202 に残 10 る。

【0064】そして、アンプ201より電圧値($V_{in}-V_{ref1}$ / 2)が出力される。比較部202により、アンプ201より反転入力端子に入力する電圧値($V_{in}-V_{ref1}$ / 2)と、非反転入力端子に入力する基準電圧値 $V_{in}-V_{ref1}$ / 2)とが、大小比較されて、電圧値($V_{in}-V_{ref1}$ / 2)の符号が判定される。この結果は、容量制御部203に入力され、出力すべき最上位ビット D_{i1} の値として記憶される。すなわち、電圧値($V_{in}-V_{ref1}$ / 2)が正であれば $D_{i1}=1$ とされ、そうでなければ $D_{i1}=0$ とされる。このビット D_{i1} の値が決定された時点では、帰還容量素子 C_{202} に残っている電荷量 Q_{i1} は C_{i1} 以下であり、アンプ201から出力される電圧値 V_{i2} は、 V_{ref1} / 2以下であって、以上の第2段階においてA/D変換し切れなかった残差である。

【0065】以上のA/D変換処理の第2段階の後に、スイッチ素子SW251 が開き、スイッチ素子SW252 が閉じ、スイッチ素子SW250 が基準電圧値 V_{con} の方に切り替えられて、容量素子 C_{250} が放電される。そして、スイッチ素子SW251 が閉じ、スイッチ素子SW252 が開く。その後、A/D変換処理の第3段階が開始される。【0066】A/D変換処理の第3段階では、第2段階終了時に帰還容量素子 C_{202} に残っている電荷量 Q_1 について、可変容量部250に含まれるスイッチ素子SW250 は、参照電圧値 V_{ref2} と基準電圧値 V_{con} との間で切替動作が行われる。すなわち、スイッチ素子SW250 が参照電圧値 V_{ref2} の方に切り替わる。これにより、帰還容量素子 C_{202} に蓄積されていた電荷 O_1 のうち、

[数22]
$$Q_{250} = C_{250} \cdot V_{ref2} = 4 C \cdot V_{ref1}$$
 ...(22)

なる式で表される電荷量 Q250 が容量素子 C250 に移動 し、

[数23]
$$Q_{202} = 16 C \cdot V_1 - 4 C \cdot V_{ref1}$$

= 16 C ($V_1 - V_{ref1} / 2^2$) ...(23)

なる式で表される電荷量 Q_{202} が帰還容量素子 C_{202} に残る。

【0067】そして、アンプ201より電圧値(V_1 ー V_{refl} $\angle 2^2$)が出力される。比較部202により、ア

ンプ201より反転入力端子に入力する電圧値(V_1-V_{refl} / 2^2)と、非反転入力端子に入力する基準電圧値 V_{con} (=0)とが、大小比較されて、電圧値 (V_1-V_{refl} / 2^2)の符号が判定される。この結果は、容量制御部203に入力され、出力すべきビット D_{10} の値として記憶される。すなわち、電圧値 (V_1-V_{refl} / 2^2)が正であれば $D_{10}=1$ とされ、そうでなければ $D_{10}=0$ とされる。このビット D_{10} の値が決定された時点では、帰還容量素子 C_{20} 2に残っている電荷量 Q_2 はC0 V_{refl} / 2以下であり、アンプ201から出力される電圧値 V_2 は、 V_{refl} / 2^2 以下であって、以上の第3段階においてA/D変換し切れなかった残差である。

【0068】以上のA/D変換処理の第3段階の後に、スイッチ素子SW251が開き、スイッチ素子SW252が閉じ、スイッチ素子SW250が基準電圧値Vconの方に切り替えられて、容量素子C250が放電される。そして、スイッチ素子SW251が閉じ、スイッチ素子SW252が開く。その後、A/D変換処理の第4段階が開始される。【0069】A/D変換処理の第4段階では、第3段階終了時に帰還容量素子C202に残っている電荷量Q2について、可変容量部250に含まれるスイッチ素子SW250は、参照電圧値Vref3と基準電圧値Vconとの間で切替動作が行われる。すなわち、スイッチ素子SW250が参照電圧値Vref3の方に切り替わる。これにより、帰還容量素子C202に蓄積されていた電荷Q2のうち、

$$Q_{250} = C_{250} \cdot V_{ref3} = 2 C \cdot V_{ref}, \qquad \cdots (24)$$

なる式で表される電荷量 Q 250 が容量素子 C 250 に移動 し、

なる式で表される電荷量 Q_{202} が帰還容量素子 C_{202} に残る。

【0071】以上のA/D変換処理の第4段階の後に、

スイッチ素子SW251 が開き、スイッチ素子SW252 が閉 じ、スイッチ素子SW250が基準電圧値Vcomの方に切り 替えられて、容量素子C250 が放電される。そして、ス イッチ素子SW251が閉じ、スイッチ素子SW252が開 く。その後、A/D変換処理の第5段階が開始される。 【0072】A/D変換処理の第5段階以降も同様であ る。 A / D変換処理の第13段階では、第12段階終了 時に帰還容量素子 C 202 に残っている電荷量について、 可変容量部250に含まれるスイッチ素子SW250は、 参照電圧値Vrefi2 と基準電圧値Vcom との間で切替動作 が行われる。この第13段階では、最下位ビットDoの 値が容量制御部203に記憶される。

【0073】以上のA/D変換処理の第13段階が終了 した時点では、12レベルの参照電圧値Vrefl ~V refiz それぞれの場合におけるスイッチ素子SW250 の切 替状況に応じた12ビットのデジタル値D11~Doが容 量制御部203に記憶されている。そして、第13段階 が終了した後、この12ビットのデジタル値D11~Do が容量制御部203より出力される。

【0074】このA/D変換回路20では、可変容量部 20 240に含まれる容量素子および帰還容量部 C202 の全 体がチップ上で占有する面積は、容量値24C (=8C +16C)の容量素子1つ分の占有面積に相当する。-方、従来の12ビットデジタル値を出力するA/D変換 回路では、12個の容量素子が占有する面積は、容量値 212 Cの容量素子1つ分の占有面積に相当する。このよ うに、本実施形態に係るA/D変換回路20は、従来の ものと比較して容量素子の占有面積が1/170であ り、第1実施形態に係るものと比較して容量素子の占有 面積が2/5である。

【0075】(変形例)一般に、本発明に係るA/D変 換回路に含まれる可変容量部の個数Mは1以上であり、 M個の可変容量部のうち第m (1≤m≤M)の可変容量 部に含まれる容量素子の個数N_mは1以上であり、第m の可変容量部に含まれるN。個の容量素子それぞれの他 端 (アンプの入力端子に接続される一端とは逆の側) に 入力する参照電圧値のレベル数 P .. は 1 以上である。た ... だし、 $M=P_1=1$ の場合を除く。第mの可変容量部に 含まれる N_m 個の容量素子それぞれの容量値を C_{m,1} ~ C 』 とし、第mの可変容量部に供給される参照電圧値を Vref.m.1 ~ Vref.m.Pm とすると、各m値、各n値(1 $\leq n \leq N_{\bullet}$) および各 p 値($1 \leq p \leq P_{\bullet}$) について、 Ca,a・V ref,a,p の各値が互いに異なるように設定され る。また、Cm,n・V ref.m. p の各値は、昇順に並べたと きに公比が2である等比数列であるのが好適である。 A /D変換回路から出力されるデジタル値のビット数は、 【数26】

 $N_1 \cdot P_1 + N_2 \cdot P_2 + \cdots + N_M \cdot P_M$ ···(26) なる式で表される。

【0076】上記の各実施形態では、A/D変換回路か

ら出力されるデジタル値のビット数は12であったが、 他の任意の数であってもよい。上記第1実施形態では M=3、各 $N_n=4$ 、各 $P_n=1$ であったが、一般に は、Mが2以上の任意の数であって、各N_mも2以上の 任意の数であってよい。上記第2実施形態では M= 1、 $N_1 = 4$ 、 $P_1 = 3$ であったが、一般には、 N_1 が 2以上の任意の数であって、P1も2以上の任意の数であ ってよく、この場合には、N1個の容量素子がチップ上 で占有する面積が更に小さい。上記第3実施形態では M=1、 $N_1=1$ 、 $P_1=12$ であったが、一般には、 P₁が2以上の任意の数であってよく、この場合には、 1個の容量素子がチップ上で占有する面積が更に小さ い。また、Mが複数であって、各Nu=1、各Pu=1 であってもよい。Mが複数であって、各N。が異なって いてもよいし、各Psが異なっていてもよい。

[0077]

【発明の効果】以上、詳細に説明したとおり、本発明に 係るA/D変換回路では、可変容量部に含まれる容量素 子および帰還容量部の全体がチップ上で占有する面積 は、従来のものと比較して小さい。したがって、このよ うな占有面積が小さいA/D変換回路を含む固体撮像装 置は、積分回路毎に A / D変換回路を設けることにより 高速化を図ることができ、A/D変換回路から出力され るデジタル値のビット数を多くすることにより髙精度化 を図ることもできる。また、光検出素子の個数を多くす ることにより高解像度化を図ることもできる。また、本 実施形態に係るA/D変換回路は、従来のもの比較し て、最大容量値が小さいので、寄生容量が小さく、この 点でもA/D変換処理を高速に行うことができる。

【図面の簡単な説明】

30

【図1】第1実施形態に係るA/D変換回路20を含む 固体撮像装置 1 の構成図である。

【図2】積分回路10の回路図である。

【図3】第1実施形態に係るA/D変換回路20の回路 図である。

【図4】A/D変換回路20に入力する電圧値Vinと4 つのビット D11 ~ D8 それぞれの値との関係を示す図表--

【図5】電圧値V1と4つのビットD7~D4それぞれの 値との関係を示す図表である。

【図6】電圧値V2と4つのビットD3~Doそれぞれの 値との関係を示す図表である。

【図7】第2実施形態に係るA/D変換回路20の回路 図である。


【図8】第3実施形態に係るA/D変換回路20の回路 図である。


【符号の説明】


1…固体撮像装置、10…積分回路、20…A/D変換 回路、30…参照電圧供給回路、40…制御回路、20 1…アンプ、202…比較部、203…容量制御部、2

10, 220, 230, 240, 250…可変容量部。

[図1]







[図4]

Vin	D11	D.	D.	0.
15 V 1 / 16 ~ V 1	1	1	1	1
14V /16 ~ 15V /18	1	1	1	0
13V, 1/18 ~ 14V, 1/16	1	1	0	1
12V 1/16 ~ 13V 1/18	1	1	0	0
11 V - + 1/16 ~ 12 V - + 1/18	_1	0	1	1
10V 11V 11V 116	1	0	1	0
9V,.,1/18 ~ 10V,.,1/16	1	0	0	1
8V/16 ~ 9V/16	1	0	0	0
7V 1/16 ~ 8V 1/18	0	1	1	1
8V 1/16 ~ 7V 1/16	0	_1	1	0
5V1/16 ~ 6V1/16	0	1	0	1
4V 1/18 ~ 5V 1/18	0	1	0	0
3V 1/18 ~ 4V 1/18	0	0	1	1
2V1/16 ~ 3V1/16	0	0	1	0
Vr. 1/16 ~ 2Vr. 1/16	0	_0	0	1
0 ~ V/18	0	0	0	0


【図5】


V ₁	D,	D.	D:	D4
15V2/16 ~ V	_ 1	1	1	1
14 V + 2/16 ~ 15 V + 2/16	1	1	1	0
13V 2/16 ~ 14V 1/16	_ 1	1	0	1
12V 2/16 ~ 13V 2/16	_1	1	0	0
11V 12V 12V 16	1	0	1	1
10V - + 2/18 ~ 11 V - + 2/18	1	0	1	0
9V, . r 2/18 ~ 10V, r 2/16	1	0	0	1
8V+2/18 ~ 8V+2/18	1	0	0	0
7V 2/18 ~ 8V 2/16	0	1	1	1
6V 2/16 ~ 7V 2/16	0	1	1	0
5V 2/16 ~ 6V 2/18	0	1	0	1
4V 2/16 ~ 5V 2/16	0	1	0	0
3V 2/18 ~ 4V 2/16	0	0	1	1
2V /16 ~ 3V /16	0	0	1	0
V/16 ~ 2V/16	0	0	0	1
0 ~ V/16	0	0	0	0

【図6】

V.	D,	D ₂	D,	D.
15 V 18 ~ V	. 1	_ 1	1	1
14V - + 15 V - + 15 V - + 16	1	1_	1	0
13V 14V 14V	1	1	0	1
12V - + 2/16 ~ 13V - + 2/18	1	1	0	0
11 V 3/16 ~ 12 V 3/16	_ 1	0	1	1
10V116 ~ 11V11/16	1	0	1	0
9V 1/18 ~ 10V 1/18	_1	0	0	1
8V,,,,/16 ~ 9V,,,/16	1	0	0	0
7V 16 ~ 8V 16	0	1	1	1
6V 1/16 ~ 7V 1/16	0	1	1	0
5V 18/16 ~ 6V 13/16	0	1	0	1
4V - + 18 ~ 5V - + 1/16	0	1	0	0
3V - 12/16 ~ 4V - 12/16	0	0	1	1
2V/16 ~ 3V/16	0	0	1 1	0
V /16 ~ 2 V /16	0	0	0	1
0 ~ V3/16	0	0	0	0

[図7]





フロントページの続き

F ターム (参考) 5C024 CX37 HX01 HX23 HX31 HX35 HX50 5J022 AA05 BA01 BA05 BA06 BA07 CB07 CF01 CF03 CF07 CG01